-
注記: または、[Sources] ウィンドウで右クリックするか、または Flow Navigator から Add Sources をクリックします。
をクリックします。
- [Add Sources] ウィザードで Add or Create
Simulation Sources をオンにし、Next をクリックします。[Add or Create Simulation Sources] ページで次のオプションを選択して Finish をクリックします。
- [Specify Simulation Set]
- テストベンチ ファイルを含めるシミュレーション セットの名前およびディレクトリを入力します。ドロップダウン リストから Create Simulation Set を選択すると、新規シミュレーション セットを定義できます。
- [Add Files]
- + 記号をクリックしてドロップダウンメニューから Add Files を選択して、ファイル ブラウザーを開き、プロジェクトに追加するシミュレーション ソース ファイルを選択します。
- [Add Directories]
- 選択したディレクトリに含まれるすべてのファイルを追加します。指定したディレクトリにある有効なソース ファイルがすべてプロジェクトに追加されます。
- [Create File]
- シミュレーション ソース ファイルを作成する [Create Source File] ダイアログ ボックスが開きます。
- [Remove]
- 追加するファイルのリストから選択したソース ファイルを削除します。
- [Move Up]/[Move Down]
- ファイルをリストの上または下方向に移動します。
- [Library]
- ファイルまたはディレクトリのライブラリを指定します。定義済みのライブラリ名から選択するか、新規ライブラリ名を入力します。注記: このオプションは、VHDL ファイルの場合のみ使用できます。デフォルトでは、HDL ソース ファイルは xil_defaultlib ライブラリに追加されます。必要に応じて、ユーザー VHDL ライブラリを作成し、参照できます。Verilog および SystemVerilog ファイルの場合は、xil_defaultlib のままにしておきます。
- [Scan and add RTL include files into project]
- 追加された RTL ファイルをスキャンし、参照インクルード ファイルを追加します。
- [Copy Sources into Project]
- ソース ファイルをプロジェクト ディレクトリにコピーします。プロジェクトではローカルにコピーされたバージョンが使用されます。注記: ソース ファイルのディレクトリを追加した場合は、ファイルがローカルのプロジェクトにコピーされる際にディレクトリ構造もそのまま保持されます。詳細は、リモート ソースの参照またはプロジェクト ディレクトリへのソースのコピー を参照してください。
- [Add Sources from Subdirectories]
- [Add Directories] で指定したディレクトリのサブディレクトリに含まれるソース ファイルをすべて追加します。
- [Include all design sources for simulation]
- sources_1 ファイルセットからのデザイン ソース ファイルをすべてシミュレーション ファイルセットにコピーします。