インスタンシエーション テンプレートは、出力ファイルを生成したかどうかにかかわらず、IP をカスタマイズしてデザインまたはプロジェクトにそれを追加するときに作成されます。インスタンシエーション テンプレートには Verilog または VHDL のインスタンス宣言 (.veo または .vho) が含まれており、コピーして RTL デザイン階層に貼り付けることができます。
図 1. インスタンシエーション テンプレートの編集
- Vivado IDE テキスト エディターでインスタンシエーション テンプレートを開きます。
- テンプレート ファイルでインスタンスを選択し、それをコピーして、該当するソース ファイルに貼り付けます。
- ポート定義の信号名をデザインの信号名に変更します。
- デザインに IP コアのインスタンスを複数作成するには、この手順を繰り返します。
詳細は、 『Vivado Design Suite ユーザー ガイド: IP を使用した設計』 (UG896) の「IP のインスタンシエーション」を参照してください。
デザインに IP をインスタンシエートすると、[Sources] ウィンドウの [Hierarchy] ビューにデザインに統合された IP コアが表示されます。この後、デザイン全体の一部として、またはアウト オブ コンテキスト フローで個別に、IP を合成またはシミュレーションできるようになります。