検証 IP - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: IP を使用した設計 (UG896)

Document ID
UG896
Release Date
2023-11-03
Version
2023.2 日本語

検証 IP (Verification IP) は、AXI IP を使用したデザインのシミュレーションを実行する際に便利です。詳細は、次の資料を参照してください。

  • 『AXI Verification LogiCORE IP 製品ガイド』 (PG267)
  • 『AXI4-Stream Verification LogiCORE IP 製品ガイド』 (PG277)
  • 『Zynq 7000 SoC Verification IP データシート』 (DS940)
  • 『Zynq MPSoC UltraScale Verification IP データシート』 (DS941)
    重要: AXI Verification IP は SystemVerilog で記述され、ランダム化を使用します。サードパーティ シミュレータには、SystemVerilog とランダム化がサポートされないものもあります。AXI VIP のサードパーティとの互換性については、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストール、およびライセンス』 (UG973) を参照してください。
    ビデオ: シミュレーションに Zynq 7000 VIP を使用する方法については、Vivado Design Suite QuickTake ビデオ: Zynq 7000 Verification IP を使用してシミュレーションでデザインを検証/デバッグする方法を参照してください。

この IP はインスタンシエートできます。インターフェイスにさらに Verification IP が必要な場合は、次の Tcl コマンドを使用します。

set_property CONFIG.INSERT_VIP 1 [get_bd_intf_pin <path_to_interface>]
set_property CONFIG.<interface_name>.INSERT_VIP 1 [get_ips <ipname>]