生成される出力ファイルの確認 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: IP を使用した設計 (UG896)

Document ID
UG896
Release Date
2023-11-03
Version
2023.2 日本語

[Sources] ウィンドウの [IP Sources] ビューには、プロジェクトに含まれるすべての IP に生成された出力ファイルが表示されます。デフォルトでは、IP の出力ファイルはローカル プロジェクト ディレクトリ (<project_name>.gen/sources_1/ip/<ip_name>) に保存されますが、IP カタログから IP をカスタマイズする際に IP の保存場所としてローカル プロジェクト ディレクトリ外の場所も指定できます。

合成出力ファイルが生成されたら、Vivado IDE でデザイン run が作成されて実行され、OOC DCP が生成されます。

デフォルトでは、ほとんどの Vivado Design Suite IP の生成プロセス中に、合成済みデザイン チェックポイント (DCP) ファイルが自動的に作成されます。

最上位デザインの合成を実行する際、IP はアウト オブ コンテキスト フローに設定されており、合成済み OOC で DCP ファイルがあるので、ブラック ボックスとして処理されます。

合成 run の処理中は、OOC 関連ファイルが不足していると表示されます。

グローバル合成Global Synthesisを使用するよう選択し、DCP を生成しない場合は、構造シミュレーション ネットリストおよびスタブ ファイルは作成されません。

出力ファイルを生成しない場合、XCI および BOM ファイル以外には、次の図に示すように、インスタンシエーション テンプレートのみが生成されます。

図 1. 出力ファイルを生成しない場合の IP

出力ファイルが生成されると、次の図に示すように、[IP Sources] ウィンドウに暗号化されていないファイルがリストされます。

図 2. OOC の DCP を含む出力ファイルを生成した場合の IP

これらのファイルには、インスタンシエーション テンプレート、合成およびシミュレーション ターゲット、XDC 制約、変更ログなどが含まれます。

デフォルトでは、OOC の DCP と共に構造シミュレーション ネットリスト (<ip_name>_sim_netlist.v または <ip_name>_sim_netlist.vhdl) が作成され、サードパーティ合成ツールで使用するためのスタブ ファイル (*_stub.v/*_stub.vhdl) が作成され、その IP に対してブラック ボックスが推論されます。

注記: Vivado Design Suite の 2015.3 より前のバージョンでは、シミュレーション ファイルの名前は *named *_funcsim.v および *_funcsim.vhdl です。
注記: IP 生成後にすべての出力ファイルが [IP Sources] ビューに表示されるわけではありません。暗号化されたファイルや、合成ファイル グループに置かれていない XDC ファイルは表示されません。これらのファイルを確認するには、[Design Sources] または [Compile Order] ビューを使用してください。または、report_compile_order Tcl コマンドを使用して確認してください。