[Sources] ウィンドウの [IP Sources] ビューには、プロジェクトに含まれるすべての IP に生成された出力ファイルが表示されます。デフォルトでは、IP の出力ファイルはローカル プロジェクト ディレクトリ (<project_name>.gen/sources_1/ip/<ip_name>
) に保存されますが、IP カタログから IP をカスタマイズする際に IP の保存場所としてローカル プロジェクト ディレクトリ外の場所も指定できます。
合成出力ファイルが生成されたら、Vivado IDE でデザイン run が作成されて実行され、OOC DCP が生成されます。
デフォルトでは、ほとんどの Vivado Design Suite IP の生成プロセス中に、合成済みデザイン チェックポイント (DCP) ファイルが自動的に作成されます。
最上位デザインの合成を実行する際、IP はアウト オブ コンテキスト フローに設定されており、合成済み OOC で DCP ファイルがあるので、ブラック ボックスとして処理されます。
合成 run の処理中は、OOC 関連ファイルが不足していると表示されます。
グローバル合成Global Synthesisを使用するよう選択し、DCP を生成しない場合は、構造シミュレーション ネットリストおよびスタブ ファイルは作成されません。
出力ファイルを生成しない場合、XCI および BOM ファイル以外には、次の図に示すように、インスタンシエーション テンプレートのみが生成されます。
出力ファイルが生成されると、次の図に示すように、[IP Sources] ウィンドウに暗号化されていないファイルがリストされます。
これらのファイルには、インスタンシエーション テンプレート、合成およびシミュレーション ターゲット、XDC 制約、変更ログなどが含まれます。
デフォルトでは、OOC の DCP と共に構造シミュレーション ネットリスト (<ip_name>_sim_netlist.v
または <ip_name>_sim_netlist.vhdl
) が作成され、サードパーティ合成ツールで使用するためのスタブ ファイル (*_stub.v
/*_stub.vhdl
) が作成され、その IP に対してブラック ボックスが推論されます。
named
*_funcsim.v
および *_funcsim.vhdl
です。report_compile_order
Tcl コマンドを使用して確認してください。