バックエンド インプリメンテーション ツールですべての最適化を実行しようとすると、次の理由からタイミング クロージャを達成できない可能性があります。
- System Generator デザインに FIR Compiler および FFT のようなより複雑な IP ブロックが生成されます。これらは高度に最適化されたネットリストとして合成ツールおよびインプリメンテーション ツールに供給されるので、それ以上の最適化は実行できないことがあります。
- System Generator ネットリストで多数のプリミティブ (レジスタ、BRAM、DSP48E1 など) がインスタンシエートされた HDL コードが生成されます。これらのエレメントは、合成ツールではそれほど最適化できません。
次に、インプリメンテーション プロセスを開始する前に System Generator でデザインのパフォーマンスを向上するために可能な操作を示します。