HDL ネットリスト コンパイル - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

コンパイル タイプを HDL Netlist に設定すると、デザインをインプリメントする HDL ファイルが生成されます。HDL ネットリスト コンパイル フローに関する詳細は、コンパイル結果を参照してください。

HDL Netlist コンパイル ターゲットを選択するには、次の図に示すように、System Generator トークン ダイアログ ボックスの Compilation をクリックして HDL Netlist をクリックします。

図 1. HDL ネットリスト

Board および Part フィールドでは、HDL ネットリスト HDL Netlist コンパイルでターゲットにするボードまたはパーツを指定できます。Board を選択すると、Part フィールドに Board で選択したボード上にあるザイリンクス デバイスの名前が自動的に表示されます。このパーツ名は変更できません。

HDL ネットリスト コンパイルは、Vivado ツールでサポートされるどのボードまたはパーツに対しても実行できます。Vivado のインストールに含まれるザイリンクス開発ボードだけでなく、パートナー ボードまたはカスタム ボードも指定できます (System Generator でのボード サポートの指定 を参照)。

HDL ネットリスト コンパイルで生成されたファイルは、Target directory フィールドで指定したディレクトリの下の hdl_netlist ディレクトリに含まれます。これらのファイルについては、コンパイル結果を参照してください。