System Generator デザインに既存の HDL モジュールを 1 つまたは複数追加する場合があります。System Generator のブラック ボックス ブロックを使用すると、VHDL および Verilog をデザインに含めるできます。ブラック ボックス ブロックは、ほかの System Generator ブロックと同様に動作し、デザインに含められ、シミュレーションで使用され、ハードウェアにコンパイルされます。System Generator でブラック ボックス ブロックがコンパイルされる際、ブラック ボックスのポートは自動的に残りのデザインに接続されます。ブラック ボックスは、その周辺および System Generator トークンの設定に基づいて、同期クロック デザインまたは複数のハードウェア クロック デザインをサポートするように設定できます。
HDL 協調シミュレーション |
HDL シミュレータの設定
|
ブラック ボックス ブロックで HDL を協調シミュレーションする
Vivado®
シミュレータまたは ModelSim の設定方法を説明します。 |
複数のブラック ボックスの協調シミュレーション
|
1 つの HDL シミュレータ セッションで複数のブラック ボックス ブロックを協調シミュレーションする方法を説明します。 |