HDL 協調シミュレーション - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

ここでは、ザイリンクス ブロック、HDL モジュールと Simulink ブロック デザインを含む混合言語/混合フローのデザインをシミュレーションする方法を説明します。

System Generator では、ブラック ボックスのシミュレーションを実行するとき、HDL シミュレータが自動的に起動して、随時追加 HDL を生成し (HDL テストベンチのようなもの)、HDL をコンパイルし、シミュレーション イベントをスケジュールし、Simulink と HDL シミュレータ間のデータ通信が処理されます。これを HDL 協調シミュレーションと呼びます。