System Generator の Gateway In と Gateway Out ブロックは、ハードウェアに変換されると入力ポートと出力ポートになります。これらのポートの位置とスピードは、Gateway In および Gateway Out ブロックのパラメーター ダイアログ ボックスで入力します。ポートのロケーションとスピードは、制約ファイルで IOB タイミングごとに指定されます。
このセクションでは、System Generator で生成される HDL でハードウェア クロックがどのように処理されるかを説明します。<design> という名前のデザインがあり、<design> は HDL 識別子として有効であるとします。System Generator でデザインをコンパイルすると、複数の HDL エンティティまたはモジュールが記述され、最上位のものに <design> という名前が付けられ、<design>.vhd/.v というファイルに保存されます。