このセクションで説明するスーパー サンプル レート (SSR) 機能は、すべての ザイリンクス デバイスに適用可能すがですが、このセクションはザイリンクス RFSoC デバイス用に記述されています。ダイレクト RF サンプリング データ コンバーターをザイリンクスのテクノロジに統合したことにより、無線通信、ケーブル アクセス、テストおよび計測、レーダーなどの高性能 RF アプリケーション用の柔軟でフットプリントの小さい低消費電力のソリューションが可能になりました。RFSoC デバイスには、デジタル アップ コンバーター (DUC) およびデジタル ダウン コンバーター (DDC) が組み込まれています。NCO、コンプレックス ミキサー、およびフィルターはハード マクロであり、フィルターの特性は一般的な民生アプリケーション用に最適化されています。
RFSoC デバイスは、何が必要かに応じて、2 つの方法で使用できます。
- デバイスに組み込まれている NCO、コンプレックス ミキサー、およびハーフバンド間引き/補間フィルターを使用する。
- デバイスに組み込まれているブロックではデザイン要件が満たされない場合は、上の図に示すようにこれらのブロックをバイパスする。
ブロックをバイパスする場合、デザイン要件を満たすため、System Generator for DSP を使用して、ファブリックに NCO、コンプレックス ミキサー、および DDC ブロックをインプリメントする必要がある場合があります。これには、組み込まれているブロックをバイパスし、System Generator IP をプログラマブル ロジック (PL) のクロック周波数で動作させます。ADC のサンプル レートが GSPS の単位で、PL で MSPS 単位のデータしか処理できない場合は、各データ チャネルに対して各クロック サイクルで複数のサンプルを並列に計算する必要があります。並列サンプルの数は、サンプル周波数とプログラマブル ロジックのクロック周波数の比を計算して求め、SSR パラメーターとして定義します。
SSR とは
SSR は、各クロック サイクルで受け入れる並列サンプルの数を指定するパラメーターです。
SSR の機能
- SSR は、デバイスに組み込まれている RFSoC DUC および DDC を使用できない場合に有益です。
- SSR は、NCO やコンプレックス ミキサーなどのプログラム可能なサブシステムを提供します。ユーザーがブロック マスクにパラメーターを入力すると、System Generator により複数の DDS ブロックを含むサブシステムが構築されます。
- SSR を使用すると、デザインに手動で構造的な変更を加える必要はなくなり、デザイン サイクルを高速化します。
SSR ライブラリ
System Generator には、SSR を処理するためのライブラリ ブロックが別に含まれています。現在のところ、System Generator で 25 個のベクター ブロックがサポートされており、 MATLAB® ライブラリ ブラウザーからアクセスできます。
SSR パラメーターは、SSR ブロックセットに含まれるすべてのブロックで定義できます。ライブラリからブロックを追加すると、SSR のデフォルト値は 4、SSR の最大値は 256 です。
SSR ブロックセットは、 『Vivado Design Suite リファレンス ガイド: System Generator を使用したモデル ベースの DSP デザイン』 (UG958) に定義されています。
SSR レートにかかわらず、通常の IP ブロックと同様に、限られた数の信号接続を指定する必要があるだけです。SSR ブロック内の並列パス接続はすべて、指定した SSR パラメーターに応じて、System Generator で自動的に処理されます。
たとえば、Vector AddSub ブロックの場合、SSR パラメーターを 3 に変更すると、自動的に次のような内部接続が作成されます。これにより計算用に 3 つの並列パスが作成され、1 つの出力に接続されます。