System Generator を使用したハードウェア設計 - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

System Generator は、FPGA ハードウェアを設計するためのシステム レベルのモデリング ツールです。 Simulink® をさまざまな面で拡張しており、ハードウェア設計に適したモデリング環境を提供します。デザインが高抽象度で示され、ボタンをクリックするだけで FPGA にコンパイルできます。また、低抽象度の FPGA リソースにもアクセスできるので、効率的な FPGA デザインを構築できます。

System Generator を使用したデザイン フロー System Generator を使用したデザイン フローを説明します。
System Generator でのシステム レベルのモデリング 柔軟かつ高位のシステム モデリング環境から、特定のデバイス用のハードウェア デザインを直接インプリメントする System Generator の機能を説明します。
自動コード生成 System Generator デザインの自動コード生成について説明します。
MATLAB の FPGA へのコンパイル MATLAB プログラム言語のサブセットを使用した、ステート マシンおよび算術演算の記述方法を説明します。記述した関数は、System Generator のブロックに含め、等価の HDL に自動的にコンパイルできます。
System Generator デザインの大型システムへのインポート System Generator デザインから VHDL ネットリストを生成して合成し、大型デザインに組み込む方法を説明します。また、System Generator で作成した VHDL をシステム全体のシミュレーション モデルに組み込む方法も説明します。
コンフィギャラブル サブシステムと System Generator System Generator でのコンフィギャラブル サブシステムの使用方法を説明します。コンフィギャラブル サブシステムの定義、ブロックの削除と追加、コンフィギャラブル サブシステムを使用したコンパイル結果の System Generator デザインへのインポートなどのタスクを説明します。
FPGA デザインのパフォーマンスを向上するためのヒント FPGA に効率的で高パフォーマンスのデザインをインプリメントするため、System Generator で推奨される設計手法を示します。
FDATool を使用したデジタル フィルター アプリケーション FDATool ブロックを使用して、FIR フィルターを指定、インプリメント、およびシミュレーションする例を示します。
複数の独立クロックのハードウェア デザイン デザインをサブシステム ブロックのグループに分割し、各サブシステムにほかのサブシステムのサイクル周期から独立した共通サイクル周期を使用できます。
AXI インターフェイス AMBA AXI4 の概要と、System Generator で AMBA AXI4 を使用する場合を説明します。
AXI4-Lite インターフェイスの生成 System Generator モジュール用に標準 AXI4-Lite インターフェイスを作成し、IP インテグレーターを使用して大型デザインに含めるためにそのモジュールを Vivado® IP カタログにエクスポートする System Generator の機能を説明します。
System Generator でのプラットフォーム ベースのアクセラレータの調整 Vivado IP インテグレーターで開発されたプラットフォーム フレームワークの一部であるアクセラレータを、System Generator で開発する方法を説明します。