Vivado IDE サンプル プロジェクトの特徴 - 2020.2 日本語

Vivado® IDE サンプル プロジェクト (example_dds.xpr) を使用すると、System Generator から作成された IP を使用する方法を簡単に理解できます。このプロジェクトは次のようになっています。

1. System Generator から生成された IP がプロジェクトに関連付けられた IP カタログに追加されており、RTL フローおよび IP インテグレーター ベース フローで使用できます。
2. デザインには、example_dds_stub に example_dds_0 という IP の RTL インスタンシエーションが含まれており、IP を RTL フローでどのようにインスタンシエートするかが示されています。
3. デザインには、同じ IP を RTL フローにインスタンシエートする example_dds_tb というテストベンチが含まれます。
4. このサンプル プロジェクトで選択されているパーツは Zynq®-7000 SoC で、デザインには Zynq®-7000 サブシステムを含むサンプル IP インテグレーター図が含まれます。その他すべてのパーツには、MicroBlaze ベースのサブシステムが作成されます。
   図 1. IP インテグレーターの図
5. 選択されたパーツがサポートされるボードの 1 つと同じ場合は、プロジェクトは同じパーツ設定の最初のボードに設定されます。
6. ブロック デザインをインスタンシエートするラッパーが作成され、最上位として設定されます。