イーサネット ハードウェア協調シミュレーション ブロックのブロック パラメーター - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

Simulink モデルでブロックのアイコンをダブルクリックすると、イーサネット ハードウェア協調シミュレーション ブロックのブロック パラメーター ダイアログ ボックスが開きます。

ブロックに特化したパラメーターには次のものがあります。

Basic タブ

Clocking

Clock source
System Generator ハードウェア協調シミュレーション ブロックを関連 FPGA または SoC ハードウェアと同期化させるのに使用するクロッキング モード (シングル ステップまたはフリーランニング) を指定します。この 2 つのクロック ソースの詳細は、クロッキング モードを参照してください。

Has combinational path: 回路に組み合わせパスがある場合は、オンにします。クロック イベントなしに入力から出力へ変化が伝搬するのが組み合わせパスです。このパスには、順序ロジック (ラッチ、フリップフロップ、またはレジスタ) はありません。オンにすると、System Generator でデザインへのクロック供給前、および入力の書き込み直後に、出力が読み出されます。これにより、ハードウェア協調シミュレーション ブロックから Simulink モデルまでの組み合わせパスでの値の変更が正しく伝搬されるようになります。

Bitstream file: FPGA コンフィギュレーション ビットストリームを指定します。デフォルトで、このフィールドには、System Generator トークンから前回実行された Generate 中に System Generator により生成されたビットストリームへのパスが含まれます。

Advanced タブ

Skip device configuration: オンにすると、コンフィギュレーション ビットストリームが FPGA または SoC には読み込まれません。別のプログラム (Vivado ハードウェア マネージャーや Vivado ロジック解析など) がデバイスを設定している場合に、このオプションを使用できます。

Display Part Information: ハードウェア協調シミュレーション ブロックの中央のデバイスのパーツ情報の表示を切り替えます (たとえば、Kintex デバイスの場合は「xc7k325tffg900-2」と表示)。

Ethernet タブ

Host Interface

Ethernet Interface: このドロップダウン リストには、ホスト コンピューターで検出されたイーサネット インターフェイスがすべて含まれます。ターゲット ボードに接続されているインターフェイスを選択してください。選択されたインターフェイスは、ポイント ツー ポイント イーサネット ハードウェア協調シミュレーションを実行できるよう、正しく設定しておく必要があります。ホスト インターフェイス設定の詳細は、PC でのローカル エリア ネットワークの設定を参照してください。

Refresh ボタン:Refreshクリックすると、表示が更新され、使用可能なイーサネット インターフェイスが読み込まれます。ホットプラグ可能なイーサネット インターフェイスを表示させたり、またはブロック パラメーター ダイアログ ボックスを開いたときにはオフになっていたインターフェイスを後でオンにした場合などに、このボタンを使用します。

FPGA Interface

MAC Address: ターゲット ボードに割り当てられているイーサネット MAC アドレスです。空白のままになっている場合、デフォルト値は da:02:03:04:05:06 です。この値が、ホストの MAC アドレスと同じになることはありません。

Configuration タブ

Cable

データ型
現在のところ、このパラメーターは Auto Detect にのみ設定できます。System Generator は自動的にケーブル タイプを検出します。

Configuration timeout (ms): コンフィギュレーション後最初のイーサネット ハンドシェイクのタイムアウト値を指定します。