クロック伝搬アルゴリズム - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

src_domain 内のすべての System Generator ブロックでは、クロッキングが src_domain サブシステムの System Generator トークンで管理されます。dest_domain サブシステムも同様です。FIFO ブロックの場合、クロックはデザインのそのコンテキストから派生されます。wedin ポートは、src_domain サブシステムから出る信号で駆動されるので、FIFO の wr_clksrc_domain クロックに接続されます。doutfull および re ポートは、dest_domain からの信号を駆動するか読み込むので、FIFO の rd_clkdest_domain クロックに接続されます。クロック ドメインを横切ってこれらの信号を混合したり、一致させたり、またはクロック ドメインを超えてその他のブロックを使用すると、DRC エラーになります。