System Generator は、DSP FPGA デザインのシステム統合プラットフォームとして使用でき、DSP システムの RTL、 Simulink® 、 MATLAB® 、および C/C++ コンポーネントを 1 つのシミュレーションおよびインプリメンテーション環境に統合できます。System Generator では、RTL を Simulink にインポートし、ModelSim またはザイリンクス Vivado® シミュレータを使用して協調シミュレーションできるブラック ボックス ブロックがサポートされ、C/C++ ソースを統合してシミュレーション可能な Vitis™ HLS ブロックが提供されています。