ハードウェア協調シミュレーション コンパイル - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

System Generator では、 Simulink® シミュレーションとのループに使用可能な FPGA ハードウェアにデザインをコンパイルできます。この機能については、ハードウェア協調シミュレーションの使用を参照してください。

Hardware Co-Simulation コンパイル ターゲットを選択するには、次の図に示すように、System Generator トークン ダイアログ ボックスの Compilation をクリックして Hardware Co-Simulation をクリックします。

図 1. ハードウェア協調シミュレーション

Board フィールドには、ハードウェア協調シミュレーション コンパイルを実行する際にターゲットとする開発ボードを指定します。ハードウェア協調シミュレーションに選択できるのは [Board] のみで、[Part] は選択できません。Board を選択すると、Part フィールドに Board で選択したボード上にあるザイリンクス デバイスの名前が自動的に表示されます。このパーツ名は変更できません。

JTAG ハードウェア協調シミュレーションは、すべてのザイリンクス開発ボードでサポートされています。[Hardware Co-Simulation] → [Point-to-Point Ethernet] は KC705 または VC707 ボードでのみサポートされます。

ハードウェア協調シミュレーション コンパイルの一部として生成される Simulink ライブラリ (<design_name>_hwcosim_lib.slx) は、Target directory フィールドに指定したディレクトリに含まれます。このライブラリ、およびライブラリに保存されたハードウェア協調シミュレーション ブロックについては、ハードウェア協調シミュレーション ブロックを参照してください。