ポート サンプル レートの設定 - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

複数のクロックを使用するハードウェア デザインでは、ポート インターフェイスのクロック周期は、接続されたクロックが供給されるサブシステム ドメインを使用して計算する必要があります。デフォルトでは、同期システム クロック ソースはすべてのポートに使用されますが、非同期クロック ハードウェア デザインでは、各ポートのクロック ソースを明示的に指定する必要があります (出力ポート クロックがブロックの入力ポート クロックとは異なる場合など)。

注記: 独立したクロックを複数使用するブラック ボックス デザインの出力ポートに対しては、すべてサンプル レートを 1.0 に設定する必要があります。そうすると、出力ポートはデスティネーション クロック サブシステム周期に自動的に設定されます。

SysgenPortDescriptor には、ポートのレートの明示的な設定に使用可能な setRate というメソッドがあります。

例:

port('<port_name>').setRate(1.0)