ポート接続のデザイン ルール チェック - 2020.2 日本語

Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン (UG897)

Document ID
UG897
Release Date
2020-11-18
Version
2020.2 日本語

複数の独立したハードウェア クロックのあるデザインでブラック ボックスが使用される場合、ポート接続をチェックするデザイン ルール チェック (DRC) をコンフィギュレーション M 関数に追加する必要があります。これは、異なるクロック ソースを持つポート接続が無効でないか、間違っていないかをチェックするためのものです。すべてのポート信号が、正しくクロック供給されているサブシステム インターフェイスい接続されていることを確認する必要があります。

特定のクロック ドメインからのポートのリストを指定し、それをグループにまとめるには、checkPortsOfSameClockDomain() というユーティリティを使用する必要があります。この API (アプリケーション プログラミング インターフェイス) の入力引数は、まず SysgenBlockDescriptor オブジェクトを指定し、その後に特定のクロック ドメインに関連付けられているポート名のリストを指定します。

次の例では、API がエラー チェックを実行し、4 つのポートが同じサブシステムのクロック ドメインに接続されていることを確認しています。

checkPortsOfSameClockDomain (<block_descriptor>, '<port_name_1>', '<port_name_2>', 
'<port_name_3>', '<port_name_4>');