System Generator は、FPGA デザイン用に MathWorks モデル ベースの Simulink® デザイン環境を使用できるようにするザイリンクスの DSP デザイン ツールです。System Generator を使用するのに、ザイリンクス FPGA または RTL デザイン手法の使用経験は不要です。デザインは、DSP 用の Simulink モデリング環境でザイリンクスのブロックセットを使用して記述します。System Generator デザインは、IP カタログを使用して、 Vivado® IDE プロジェクトにインポートできます。
図 1.
System Generator デザイン
System Generator for DSP モデルを作成して Vivado IDE プロジェクトにインポートする演習および詳細な手順は、 『Vivado Design Suite チュートリアル: System Generator を使用したモデル ベースの DSP デザイン』 (UG948) を参照してください。