クロック プランニング - 2023.2 日本語 - 2023.1 日本語

Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング (UG899)

Document ID
UG899
Release Date
2023-10-18
Version
2023.2 日本語

クロック プランニングでは、AMD デバイス上のさまざまなクロック リソースを使用してクロックをデバイス全体に分配します。AMD デバイスは、クロック領域の列と行に分割されています。クロック領域には、CLB、DSP スライス、ブロック RAM、インターコネクト、関連するクロック リソースが含まれます。クロック領域のサイズと内容は、デバイスのタイプによって異なります。AMD UltraScale™ デバイスでは、クロック領域には 60 個の CLB、24 個の DSP スライス、12 個のブロック RAM が含まれ、中央に水平クロック スパイン (HCS) があります。7 シリーズ デバイスでは、クロック領域には 50 個の CLB および 50 個の I/O を含む I/O バンクが 1 つ含まれ、中央に水平クロック行 (HROW) があります。

システム クロック (ボード クロック) がプライマリ クロックであり、入力ポートまたはギガビット トランシーバー ピンを介してデザインに入力されます。各 I/O バンクには、システム クロックをデバイスに取り込み、クロック配線リソースに供給するクロック兼用入力ピンがあります。クロック兼用入力ピンは、専用クロック バッファーと組み合わせて、システム クロックを次のリソースに供給します。

  • グローバル クロック ライン
  • 同じ I/O バンクおよび隣接する I/O バンク内の I/O クロック ライン
  • 同じクロック領域および縦方向に隣接するクロック領域内のリージョナル クロック
  • クロック マネージメント タイル (CMT)
    注記: プライマリ クロックを定義するには、create_clock Tcl コマンドを使用します。create_clock コマンドの詳細は、 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835) を参照してください。
    合成済みまたはインプリメント済みデザインでは、BUFGCTRL、MMCM、BUFR、IDELAYCTRL などのグローバルおよびリージョナル クロック関連のロジックを [Clock Resources] ウィンドウを使用して手動で配置できます。クロック ロジックは、[Device] ウィンドウでも手動で配置できます。[Device] ウィンドウには、デバイス特有のリソースに対して適切なロジック サイトが表示されます。クロック プランニングの詳細は、該当するデバイスのクロッキング リソース ユーザー ガイドを参照してください。
    • 『7 シリーズ FPGA クロッキング リソース ユーザー ガイド』 (UG472)
    • 『UltraScale アーキテクチャ クロッキング リソース ユーザー ガイド』 (UG572)
    ヒント: AMD Vivado™ ツールでは、クロック プランニングはインプリメンテーション中に自動的に処理されます。その後、インタラクティブ クロック プランニングを使用して、手動でクロッキングの問題に対処できます。