プラットフォーム ボード フローを使用した I/O およびクロック プランニング - 2023.2 日本語 - 2023.1 日本語

Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング (UG899)

Document ID
UG899
Release Date
2023-10-18
Version
2023.2 日本語

Vivado Design Suite では、デザインのターゲットとして、コンフィギュレーション済みのターゲット デザイン プラットフォーム ボードを選択できます。ターゲット AMD デバイス、ボード コンポーネント、信号インターフェイス、I/O 設定、さまざまな IP 設定オプションなどの各プラットフォーム ボードに関する情報は、ボード インターフェイス ファイルに格納されています。Vivado Design Suite では、定義済みボード用のボード インターフェイス ファイルを提供しています。独自のターゲット プラットフォーム ボードを Vivado ツールで使用できるように定義することもできます。プラットフォーム ボード フローの詳細は、 『Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力』 (UG895) の「Vivado Design Suite プラットフォーム ボード フローの使用」を参照してください。

I/O 要件は、IP をカスタマイズしたときに使用した IP 設定および信号インターフェイスによって変わる可能性があります。プラットフォーム ボード フローで Vivado IP カタログからの IP を使用する場合は、パッケージ ピン割り当ておよび IOSTANDARD、SLEW、DRIVE などの I/O 関連の制約を自動的に定義できます。

また、I/O プランニング プロジェクト、RTL デザイン プロジェクト、または合成後のネットリスト プロジェクトで作業中に、さまざまな Vivado Design Suite Tcl コマンドを使用してボード インターフェイス ファイルの情報にアクセスできます。ボード インターフェイス ファイルからの情報を使用して、ポートをグループ化してインターフェイスを定義したり、特定の FPGA コンフィギュレーション用に必要なポートを定義できます。詳細は、「I/O ポート インターフェイスの自動推論」を参照してください。