SystemVerilog の IEEE 規格では、C と SystemVerilog の境界に使用できるのは C および SystemVerilog データ型の一部のみです。次について説明します。
- Vivado シミュレータでサポートされるデータ型の詳細。
- C と SystemVerilog のデータ型間のマップの説明。
SystemVerilog の IEEE 規格では、C と SystemVerilog の境界に使用できるのは C および SystemVerilog データ型の一部のみです。次について説明します。