SIMPRIM ライブラリは、合成またはインプリメンテーション後に生成されるタイミング シミュレーション ネットリストをシミュレーションする際に使用します。
重要: タイミング シミュレーションは Verilog でのみサポートされます。VHDL バージョンの SIMPRIM ライブラリはありません。
ヒント: VHDL を使用する場合、合成後およびインプリメンテーション後の論理シミュレーションを実行できます。この場合、標準遅延フォーマット (SDF) アノテーションは必要なく、シミュレーション ネットリストで UNISIM ライブラリが使用されます。ネットリストは write_vhdl Tcl コマンドを使用して作成できます。使用情報は、
『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835) を参照してください。
次に、Vivado シミュレータ用にライブラリを指定する例を示します。
-L SIMPRIMS_VER 説明:
-
-Lはライブラリ指定オプションです。 -
SIMPRIMS_VERは Verilog SIMPRIM がマップされている論理ライブラリ名です。