論理シミュレーションでは、UNISIM ライブラリが使用されます。このライブラリには、デバイス プリミティブまたは最下位構築ブロックの記述が含まれます。
重要: デフォルトでは、
compile_simlib コマンドで IP カタログに含まれるすべての IP のスタティック シミュレーション ファイルがコンパイルされます。暗号化されたコンポーネント ファイル
次の表に、IP をデザインに含めたときにコンパイル済みの暗号化されたライブラリ ファイルを呼び出す UNISIM ライブラリをリストします。ライブラリ検索パスに必要なパスを含めてください。
| コンポーネント ファイル | 説明 |
|---|---|
| <Vivado_Install_Dir>/data/verilog/src/unisim_retarget_comp.vp | 暗号化された Verilog ファイル |
| <Vivado_Install_Dir>/data/vhdl/src/unisims/unisim_retarget_VCOMP.vhdp | 暗号化された VHDL ファイル |
重要: Verilog モジュール名とファイル名は大文字です。たとえば、モジュール BUFG は BUFG.v、モジュール IBUF は IBUF.v と指定します。UNISIM プリミティブ インスタンシエーションが大文字の命名規則に従うようにしてください。
VHDL UNISIM ライブラリ
VHDL UNISIM ライブラリは、AMD デバイス ファミリのプリミティブを指定する次のファイルに分割されています。
- コンポーネント宣言 (
unisim_VCOMP.vhd) - パッケージ ファイル (unisim_VPKG.vhd)
これらのプリミティブを使用するには、各ファイルの最初に次の 2 行を追加する必要があります。
library UNISIM;
use UNISIM.VCOMPONENTS.all;重要: ライブラリをコンパイルし、シミュレータにマップする必要もあります。この方法はシミュレータによって異なります。
注記:
Vivado シミュレータでは、ライブラリのコンパイルとマップは統合されているので、ユーザーがコンパイルまたはマップする必要はありません。
注記:
AMD Versal™
アダプティブ SoC 以降、AMD では、新しいプリミティブに対してのみ Verilog/SystemVerilog モデルを提供しています。これは、VHDL のみのデザインには、過去に IP および XPM に対して必要であったように、混在言語環境が必要であることを意味します。詳細は、アンサー 76496 を参照してください。
Verilog UNISIM ライブラリ
Verilog では、各ライブラリ モジュールは個別の HDL ファイルで指定されます。これにより、-y オプションでライブラリを指定することで、指定のディレクトリですべてのコンポーネントを検索してライブラリを自動的に展開できます。
Verilog UNISIM ライブラリは、モジュール使用前に HDL ファイルで指定することはできません。ライブラリ モジュールを使用するには、すべて大文字を使用してモジュール名を指定してください。
次の例は、インスタンシエートされたモジュール名とそのモジュールに関連するファイル名を示しています。
- BUFG モジュールは BUFG.v
- IBUF モジュールは IBUF.v
キーワードでは大文字/小文字が区別されます。UNISIM プリミティブ インスタンシエーションが大文字の命名規則に従うようにしてください。
コンパイル済みライブラリを使用する場合は、正しいシミュレータ コマンド ライン オプションを使用して、コンパイル済みライブラリを指定してください。次に、Vivado シミュレータの例を示します。
-L unisims_ver説明:
-L はライブラリ指定オプションです。