VCD 機能の使用 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: ロジック シミュレーション (UG900)

Document ID
UG900
Release Date
2023-10-18
Version
2023.2 日本語

シミュレーション出力を記録するには、VCD (Value Change Dump) ファイルを使用できます。Tcl コマンドは、出力される値に関連する Verilog システム タスクに基づきます。

VCD 機能では、次の表にリストされる Tcl コマンドで Verilog システム タスクが記述されます。

表 1. VCD の Tcl コマンド
Tcl コマンド 説明
open_vcd シミュレーション出力を取り込むための VCD ファイルを開きます。$dumpfile Verilog システム タスクと同様の操作を実行します。
checkpoint_vcd $dumpall Verilog システム タスクと同様の操作を実行します。
start_vcd $dumpon Verilog システム タスクと同様の操作を実行します。
log_vcd 指定した HDL オブジェクトの VCD ファイルを記録します。このコマンドは、Verilog の $dumpvars システム タスクと同様の操作を実行します。
flush_vcd $dumpflush Verilog システム タスクと同様の操作を実行します。
limit_vcd $dumplimit Verilog システム タスクと同様の操作を実行します。
stop_vcd $dumpoff Verilog システム タスクと同様の操作を実行します。
close_vcd VCD の生成を閉じます。

詳細は、 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835) を参照するか、Tcl コンソールに次を入力してください。

注記: これらのコマンドは、RTL および SystemC デザインの両方で使用できます。
<command> -help 

例:

open_vcd xsim_dump.vcd
log_vcd /tb/dut/*
log_vcd -include_systemc * /tb/dut/hier1/sc_object
log_vcd -ports * /tb/dut/HDL_signal
run all
close_vcd
quit

詳細は、Verilog 言語サポートの例外 を参照してください。

VCD データを使用して、シミュレーション エラーをデバッグするためにシミュレータの出力を検証できます。