VHDL デザインにコンポーネントがインスタンシエートされると、xelab コマンドによりそのコンポーネント名が VHDL ユニットとして処理され、論理 work ライブラリで検索されます。
- VHDL ユニットが見つかると
xelab結合され、検索が停止します。 -
xelabVHDL ユニットが見つからない場合、大文字/小文字の保持されたコンポーネント名が Verilog モジュール名として処理され、ユーザーの指定したユニファイド論理ライブラリのリスト (ユーザーの指定順) で大文字/小文字を区別した検索が続行されます。最初に一致したものが選択されて検索が停止します。 - 大文字/小文字を区別した検索で何も見つからない場合、
xelabユーザーの指定したユニファイド論理ライブラリのリスト (ユーザーの指定順) で、Verilog モジュールが大文字/小文字を区別せずに検索されます。1 つのライブラリ特有の結合が見つかった場合は、その名前が選択されて、検索が停止します。