Verilog 検索順序 - 2023.2 日本語

xelab コマンドは、インスタンシエートされた Verilog デザイン ユニットを検索および結合する際、次の検索順を使用します。

1. Verilog コードの 'uselib 指示子で指定されたライブラリ。次に例を示します。

   module
   full_adder(c_in, c_out, a, b, sum)
   input c_in,a,b;
   output c_out,sum;
   wire carry1,carry2,sum1;
   `uselib lib = adder_lib
   half_adder adder1(.a(a),.b(b),.c(carry1),.s(sum1));
   half_adder adder1(.a(sum1),.b(c_in),.c(carry2),.s(sum));
   c_out = carry1 | carry2;
   endmodule

2. -lib|-L オプションを使用してコマンド ラインで指定されたライブラリ。
3. 親デザイン ユニットのライブラリ。
4. work ライブラリ。