AMD Versal™ アダプティブ SoC の Control, Interfaces, and Processing System (CIPS) Verification Intellectual Property (VIP) では、Versal アダプティブ SoC アプリケーションの論理シミュレーションがサポートされ、PS ロジックのプロセッサ システム (PS) - プログラマブル ロジック (PL) インターフェイスと OCM メモリを模倣することにより、PL の論理検証をできるようにするのを目的にしています。この VIP は、SystemVerilog モジュールのパッケージとして提供されています。VIP の動作は、SystemVerilog タスクのシーケンスを使用して制御されます。これは、最新バージョンの Vivado でサポートされています。詳細は、 『Versal Adaptive SoC CIPS Verification IP データシート』 (DS996) を参照してください。