レジスタ トランスファー レベルのビヘイビアー シミュレーション - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: ロジック シミュレーション (UG900)

Document ID
UG900
Release Date
2023-10-18
Version
2023.2 日本語

レジスタ トランスファー レベル (RTL) のビヘイビアー シミュレーションには、次が含まれます。

  • RTL コード
  • インスタンシエート済み UNISIM ライブラリ コンポーネント
  • インスタンシエート済み UNIMACRO コンポーネント
  • UNISIM ゲートレベル モデル (Vivado 論理解析用)
  • SECUREIP ライブラリ

RTL シミュレーションでは、合成またはインプリメンテーション ツールを実行する前にデザインをシミュレーションおよび検証できます。デザインは、モジュールまたはエンティティ、ブロック、デバイス、またはシステムとして検証できます。

RTL シミュレーションは、通常コード構文を検証し、コードが意図したとおりに機能するかどうかを確認するために実行されます。この段階では、デザインは主に RTL で記述されるので、タイミング情報は必要ありません。

デザインにデバイス ライブラリ コンポーネントがインスタンシエートされていなければ、RTL シミュレーションはアーキテクチャによって異なることはありません。AMD では、インスタンシエーションをサポートするため、UNISIM ライブラリを提供しています。

デザインをビヘイビアー RTL で検証すると、早期に問題を解決できるので、デザイン サイクルを短縮できます。

最初のデザイン作成をビヘイビアー コードのみにすると、次が可能になります。

  • より読みやすいコード
  • より高速でシンプルなシミュレーション
  • コードの移植性 (別のデバイス ファミリに移行可能)
  • コードの再利用 (今後別のデザインに同じコードを使用可能)