手順 1: デザイン ファイルの解析 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: ロジック シミュレーション (UG900)

Document ID
UG900
Release Date
2023-10-18
Version
2023.2 日本語

次の表に示すように、HDL ソース ファイルをタイプ別に解析します。各コマンドで複数ファイルを処理できます。

表 1. デザイン ファイル解析に使用するファイル タイプおよび関連コマンド
ファイル タイプ コマンド
Verilog xvlog <VerilogFileName(s)>
SystemVerilog xvlog -sv <SystemVerlilogFileName(s)>
VHDL xvhdl <VhdlFileName(s)>