次の表に示すように、HDL ソース ファイルをタイプ別に解析します。各コマンドで複数ファイルを処理できます。
ファイル タイプ | コマンド |
---|---|
Verilog |
xvlog <VerilogFileName(s)>
|
SystemVerilog |
xvlog -sv
<SystemVerlilogFileName(s)>
|
VHDL |
xvhdl <VhdlFileName(s)>
|