混合言語の結合と検索 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: ロジック シミュレーション (UG900)

Document ID
UG900
Release Date
2023-10-18
Version
2023.2 日本語

VHDL コンポーネントを Verilog/SV モジュールに、または Verilog/SV モジュールを VHDL アーキテクチャにインスタンシエートするには、xelab コマンドを使用します。

  • まず、インスタンシエートするデザイン ユニットと同じ言語のユニットが検索されます。
  • 同じ言語のユニットが見つからない場合は、xelab により -L オプションで指定されたライブラリで両方の言語のデザイン ユニットが検索されます。

この検索順は、xelab コマンド ラインでライブラリが表示される順序と同じです。

注記: Vivado IDE を使用する場合、ライブラリ検索順は自動的に指定されます。ユーザーによる設定は必要であり、また不可能です。