(* black_box *) module test(in1, in2, clk, out1); 重要: Verilog では、値は必要ありません。この属性があれば、ブラック ボックスが作成されます。