SRL_STYLE - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2022-06-06
Version
2022.1 日本語

SRL_STYLE 属性は、SRL メモリの推論方法を指定します。有効な値は次のとおりです。

register : SRL は推論されず、レジスタのみが使用されます。

srl : 前後のレジスタなしで SRL が推論されます。

srl_reg : SRL が推論され、SRL の後にレジスタが 1 つ残されます。

reg_srl : SRL が推論され、SRL の前にレジスタが 1 つ残されます。

reg_srl_reg : SRL が推論され、SRL の前後にレジスタが 1 つずつ残されます。

block : ブロック RAM 内に SRL が推論されます。

SRL_STYLE 属性は、SRL に宣言する信号に設定します。この属性は RTL および XDC で設定できます。この属性はスタティック SRL にのみ使用可能です。ダイナミック SRL のインデックス ロジックは SRL コンポーネント内にあるので、コンポーネント外のアドレスを調べるために SRL コンポーネントの周囲にロジックを作成することはできません。

注意: SRL_STYLE 属性、 SHREG_EXTRACT 属性、および -shreg_min_size コマンド ライン オプションを組み合わせて使用する場合は、注意が必要です。 SHREG_EXTRACT 属性が常に最優先されます。 SHREG_EXTRACT "no" SRL_STYLE "srl" に設定されている場合は、レジスタが使用されます。 -shreg_min_size オプションはグローバル設定なので、優先順位は最も低くなります。長さが 10 の SRL の SRL_STYLE 属性が "srl" が設定されており、 -shreg_min_size が 20 に設定されている場合でも、SRL は推論されます。

注記: 次に示す例では、SRL はすべてバスと共に作成されており、SRL は 1 つのビットから次のビットにシフトします。 SRL_STYLE を使用するコードに多数の名前が異なる信号が含まれ、お互いに駆動し合っている場合は、チェーンの最後の信号に SRL_STYLE 属性を設定してください。これは、チェーン内の最後のレジスタがほかのレジスタとは別の階層レベルにある場合などです。属性は常にチェーンの最後のレジスタに適用されます。