USE_DSP - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2022-06-06
Version
2022.1 日本語

注記: この属性は、サイズが異なる新しい DSP ブロックを含めるため USE_DSP48 から名前が変更されたものです。USE_DSP48 属性を異なるサイズの DSP に使用しても機能します。

推奨: USE_DSP48 はすべて、新しい名前 USE_DSP に変更することをお勧めします。

USE_DSP は、合成の演算構造をどのように処理するかを指定します。
デフォルトでは、タイミングの懸念事項やしきい値制限がなければ、乗算器、乗加算器、乗減算器、乗累算器タイプの構造は DSP ブロックに推論するよう試みられます。

加算器、減算器、アキュムレータも DSP ブロックに含めることはできますが、デフォルトでは DSP ブロックではなくロジックにインプリメントされます。 USE_DSP 制約を使用すると、これらの構造を DSP ブロックに含めることができます。

有効な値は "logic" "simd" "yes" "no" です。

"logic" は、XOR 構造を DSP 内に配置する場合に使用します。 "logic" を使用する場合、この属性はモジュール/アーキテクチャ レベルにのみ設定可能です。

"simd" は、SIMD 構造体 (単一命令複数データ) を DSP に組み込むようにツールに指示するために使用されます。例については、テンプレートを参照してください。

"yes" および "no" は、ロジックを DSP 内に配置するかしないかを指定します。これらの値は、RTL の信号、アーキテクチャ、コンポーネント、エンティティ、およびモジュールに設定できます。優先順位は、1.信号、2.アーキテクチャおよびコンポーネント、3.モジュールおよびエンティティです。

この属性を指定しない場合は、Vivado 合成で最適な動作が決定されます。この属性は RTL または XDC で設定できます。