VHDL の回路記述 (デザイン ユニット) は、次の部分で構成されています。 エンティティ宣言: 回路の外部表示を提供します。I/O ポートおよびジェネリックなどの回路のインターフェイスを含む、外側から見えるオブジェクトを記述します。 アーキテクチャ: 回路の内部表示を提供し、回路の動作または構造を記述します。