VHDL のジェネリックには、次の特徴があります。
- Verilog のパラメーターと同等です。
- 拡張可能なデザイン モデルを記述するのに役立ちます。
- コンパクトな分解可能な VHDL コードを記述できます。
- バス サイズやデザイン ユニットの反復エレメントの数などの機能をパラメーター化できます。
同じ機能をバス サイズを変えて何度もインスタンシエートする必要のある場合、次のようにジェネリックを使用してデザイン ユニットを 1 つだけ記述します。詳細は、ジェネリック パラメーターの例を参照してください。