VHDL レコード型のコード例 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2023-11-01
Version
2023.2 日本語
  • レコード型のフィールドもレコード型にできます。
  • 定数をレコード型にできます。
  • レコード型に属性を含めることはできません。
  • Vivado 合成では、レコード信号への集合体代入がサポートされます。次に例を示します。
type mytype is record field1 : std_logic; field2 : std_logic_vector (3 downto 0);
end record;