Verilog-2001 の変数による部分選択 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2023-11-01
Version
2023.2 日本語

Verilog-2001 では、変数を使用してベクターからビットのグループを選択できます。

変数による部分選択は、2 つの明示的な値で範囲を指定するのではなく、範囲の始点とベクターの幅を指定して定義します。部分選択の始点はさまざまです。部分選択の幅は定数のままです。

次の表に、変数による部分選択の記号を示します。

表 1. 変数による部分選択
シンボル 説明
+ (プラス) 部分選択は始点から増分
- (マイナス) 部分選択は始点から減分