Verilog デザイン - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2023-11-01
Version
2023.2 日本語

複雑な回路は通常、トップダウン手法を使用して設計されます。

  • 設計プロセスの各段階で、さまざまな仕様レベルが必要となります。たとえば、アーキテクチャ レベルでは、仕様はブロック図または ASM (Algorithmic State Machine) チャートに対応します。
  • ブロックまたは ASM 段階は、次のような N ビット ワイヤで接続されるレジスタ トランスファー ブロックに対応します。
    • レジスタ
    • 加算器
    • カウンター
    • マルチプレクサー
    • インターコネクト ロジック
    • 有限ステート マシン (FSM)
  • Verilog では、ASM チャートおよび回路図などをコンピューター言語で記述できます。