次が原因で Verilog パラメーターと属性が競合することがあります。 Verilog コードのインスタンスとモジュールの両方にパラメーターおよび属性を適用できる。 属性を制約ファイルでも指定できる。