- Verilog メタ コメントは、Verilog パーサーで認識されます。
- Verilog メタ コメントは、次のような個々のオブジェクトに制約を設定します。
- モジュール
- インスタンス
- ネット
- Verilog メタ コメントは、合成で次の指示子を設定します。
-
parallel_caseおよびfull_case -
translate_onおよびtranslate_off - ツール特定の指示子 (
syn_sharingなど)
-