Verilog 構文 - 2023.2 日本語

Vivado Design Suite ユーザーガイド: 合成 (UG901)

Document ID: UG901
Release Date: 2023-11-01
Version: 2023.2 日本語

この属性を設定するには、信号に適切な Verilog 属性構文を配置します。

(* MARK_DEBUG = "{TRUE|FALSE}" *)