VHDL では、process 文のセンシティビティ リストに要素をリストする際、process 文で読み込まれるすべての要素をリストすることは設計者の責任でした。不足しているものがあると、警告メッセージが表示され、デザインにラッチが推論される可能性がありました。
VHDL-2008 では、process(all) 文を使用してプロセスへのすべての入力が検索されるようにし、ロジックを作成できます。
process(all) begin
enable <= en1 and en2;
end process;