always ブロックでは、while ループを使用して繰り返し処理を実行できます。
-
whileループには、次の特徴があります。- テスト式が始めから偽の場合は実行されません。
- テスト式が偽になるまで、ほかの文を実行します。
- 有効な Verilog 論理式であれば、どれでもテスト式として使用できます。
- ループが恒久的に実行されるのを防ぐには、
-loop_iteration_limitオプションを使用します。 -
whileループには、disable文を含めることができます。disable文は、ラベルが付いているブロック内で次のように使用します。
disable <blockname>