Verilog では、HDL ソース コードを複数のファイルに分割できます。別のファイルに含まれるコードを参照するには、現在のファイルで次の構文を使用します。
`include <path/file-to-be-included>この構文を使用すると、指定したファイルの内容が現在のファイルの `include が含まれる行に挿入されます。
パスは相対パスまたは絶対パスで指定できます。相対パスを使用する場合、Verilog コンパイラで次の 2 箇所からファイルが検索されます。
-
`include文を含むファイルを基準とした相対パス。この場所にファイルが見つかった場合、そのファイルの内容が挿入されます。 -
-include_dirsオプションで指定された場所 ([Project Settings] ダイアログ ボックスの [General] ページの [Verilog options] で指定)。
1 つの Verilog ファイルに複数の `include 文を含めることができます。