Vivado 合成では、Verilog ビヘイビアー記述の次の generate 文がサポートされます。 generate ループ文 (generate-for) generate 条件文 (generate-if-else) generate ケース文 (generate-case)