Vivado 合成では、次の制御信号付きのフリップフロップ、レジスタが認識されます。
- 立ち上がりエッジまたは立ち下がりエッジのクロック
- 非同期セット/リセット
- 同期セット/リセット
- クロック イネーブル
フリップフロップ、レジスタ、およびラッチは、次を使用して記述されます。
- 順次処理文 (VHDL)
-
alwaysブロック (Verilog) - フリップフロップには
always_ff、ラッチにはalways_latch(SystemVerilog)
process または always ブロックのセンシティビティ リストには、次を含める必要があります。
- クロック信号
- すべての非同期制御信号