ブロッキング手続き代入文の例 2 (代替法) - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2023-11-01
Version
2023.2 日本語
if (in1) out = 1'b0;
else out = in2;

この代入文は、プロセスに含まれる追加の文が同時に実行されないようにし、主にシミュレーションで使用されます。

Vivado シミュレーションの Verilog フォーマットの詳細は、 『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) を参照してください。