モジュールのインスタンシエートおよび接続には、主に 3 つの方法があります。
- 最初の 2 つ (順序付きリストおよび名前による方法) は Verilog と同じです。
- 3 つ目はポート名による方法です。
モジュールのポート名がインスタンシエート モジュールの信号と名前およびタイプが同じ場合、下位モジュールを名前で接続できます。次に例を示します。
module lower ( output [4:0] myout; input clk;
input my_in;
input [1:0] my_in2;
... ...
endmodule
//in the instantiating level.
lower my_inst (.myout, .clk, .my_in, .my_in2);