- 上記の case 文の例では、
input selの値が記述された順に評価されます。 - この優先順処理を回避するには、次を実行します。
-
input selという Verilog 属性を使用して、sel 入力が並列に評価されるようにします。 - case 文を次のものに置き換えます。
(* parallel_case *) case(sel)
-
input sel の値が記述された順に評価されます。input sel という Verilog 属性を使用して、sel 入力が並列に評価されるようにします。(* parallel_case *) case(sel)